AD9574具有多路输出时钟发生器功能，内置专用锁相环(PLL)内核，针对以太网和千兆以太网线路卡应用进行了优化。 整数N PLL设计基于ADI公司成熟的高性能、低抖动频率合成器产品系列，确保实现最高的网络性能。 AD9574还适合要求低相位噪声和抖动性能的其他应用。

配置AD9574以用于特定应用时，只需将外部上拉或下拉电阻连接到适当的引脚编程读取器引脚(PPRx)即可。 通过这些引脚可以控制内部分频器，以建立所需的频率转换、时钟输出功能和输入参考功能。 将外部19.44 MHz或25 MHz振荡器连接到参考输入REF0_P/REF0_N和REF1_P/REF1_N或其中之一时，便可得到PPRx引脚规定的一组输出频率。 将稳定的时钟源(8 kHz/10 MHz/19.44 MHz/25 MHz/38.88 MHz)连接到监控器时钟输入时，可选监控器电路便可提供REF0或REF1的服务质量(QoS)状态。

PLL部分由低噪声鉴频鉴相器(PFD)、精密电荷泵(CP)、部分集成环路滤波器(LF)、低相位噪声电压控制振荡器(VCO)、反馈分频器和输出分频器组成。 分频器值取决于PPRx引脚。 集成环路滤波器只要求将单个外部电容连接到LF引脚。

AD9574采用48引脚7 mm × 7 mm LFCSP封装，只需3.3 V单电源， 工作温度范围为−40°C至+85°C。

应用

AD9574评估板是一款紧凑、易于使用的平台，可用来评估AD9574时钟发生器的全部特性。

无